Virtex-E / Spartan-IIE – DLLIOB缓冲区在需要VREF时无法正常工作

问题描述

我使用DLLIOB（与GCLK焊盘相邻的IOB）将时钟布线到DLL，我注意到即使输入时钟符合CLKIN频率和抖动规范，DLL也永远不会获得锁定。为了调试这个问题，我将时钟通过DLLIOB布线到输出引脚。我探测了输出引脚，发现即使它在输入引脚上翻转，时钟内部也没有切换。是什么导致了这个问题？

解决/修复方法

如果DLLIOB是Bank中唯一需要VREF的IOB，那么您可能会遇到此问题。出现此问题的原因是由于BitGen中的错误，未正确配置DLLIOB的VREF路径。因此，缓冲器处的参考电压（VREF）接近零伏而不是VREF电压。因此，输入缓冲区无法正确触发逻辑低电平，输入缓冲区的输出将始终为静态高电平。在某些版本的硅中，DLLIOB输入缓冲器的参考电压可能约为0.3-0.4 V，即使VREF路径配置不正确，这足以触发逻辑电平低电平并允许输入缓冲器正常工作。

最新的6.3i Service Pack中已修复此问题：

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

如果您在需要VREF的库中使用多个I / O，则不会发生此问题。如果使用6.3.02i之前的软件，则可以通过在该库中配置另一个输入以使用使用VREF的I / O标准来解决此问题。如果在同一个存储区中使用了多个需要VREF的I / O，则会正确生成比特流。

有关哪些I / O标准使用VREF for Virtex-E的更多信息，请参阅位于以下位置的Virtex-E详细功能问题描述数据表：

http://www.support.xilinx.com/xlnx/xweb/xil_publications_display.jsp?sGlobalNavPick=&sSecondaryNavPick=&category=-18776&iLanguageID=1

有关哪些I / O标准使用VREF进行Spartan-IIE的更多信息，请参阅位于以下位置的Spartan-IIE详细功能问题描述数据表：

http://www.support.xilinx.com/xlnx/xweb/xil_publications_display.jsp?sGlobalNavPick=&sSecondaryNavPick=&category=-18778&iLanguageID=1