A1.4/F1.4 PAR -放置宽边缘解码器或相关的上拉脉冲的问题。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

A1.4/F1.4 PAR -放置宽边缘解码器或相关的上拉脉冲的问题。

描述

M1映射器在配置网络方面的工作很差。
宽边缘解码器除非被边缘位置引导
对所有解码器符号的约束。这种症状
问题是PAR中涉及解码器的放置错误。
他们相关的推杆。

例1。
错误:X4KPL:133 -无法解决所有的放置
解码器组以合法的方式。请检查解码器和
为冲突拉上约束。

例2。
错误:X4KRT:3 -上拉信号“皮肤/微/解码/ $1N48”
不在边缘的边缘上作为边缘解码器。这是
为了将拉出路径路由到
边缘解码器;路由器将终止。

解决方案

如果映射器可以处理宽的解码器网络
由每个解码器符号的边缘约束来引导。

下面是.UF文件约束的一个例子
将LOC约束置于解码器符号上:

“解码”实例LOC=TR;

有效边约束值:t,b,l,r
有效半边约束值:TR,RT,RB,BR,BL,LB,LT

请记住,半边上的解码器必须驱动。
总共没有四种不同的输出
网。

请登录后发表评论

    没有回复内容