LogiCORE SPI-4.2（POS-PHY L4）v7.0 – 仿真：“警告：/ X_FF保持高位违反我对CLK的干扰;”

问题描述

一般问题描述

当我执行SPI-4.2内核的时序仿真（使用SDF进行PAR后仿真）时，会发生类似于以下情况的多次保持违规警告：

“＃**警告：/ X_FF保持对我的高度违反CLK;

＃预期：= 0.316 ns;观察到：= 0.178 ns;时间：17494.406 ns

＃时间：17494406 ps迭代次数：3实例：

/ pl4_tstbench / pl4_top_lb0 / pl4_test_timing29402_12_pl4_snk_top0_u0_core0_queue0_frdadrx_reg_gray_addr3″

“＃**错误：/proj/xbuilds/GmmS1.2/verilog/src/simprims/X_FF.v(40）：$ hold（posedge CLK：27873227 ps，negedge I &&&（in_clk_enable == 1）：27873227 ps， 316 ps）;

＃时间：27873227 ps迭代次数：0实例：/ pl4_tstbench / pl4_top_lb0 / \ pl4_test_timing29402_12_pl4_src_top_master_addr0 / U0 / core0 / fifo0 / PL4_Source_FIFO / reg_addr_xfr_gray / reg_gray_addr0“

解决/修复方法

名称以“output_ff”或“reg_gray_addr [*]”结尾的核心内部信号的保持违规和错误是跨越时钟边界的信号的结果，可以安全地忽略。