Virtex-II Pro RocketIO  – 在TXRUNDISP和RXRUNDISP上反映当前运行差异的延迟是多少?-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-II Pro RocketIO – 在TXRUNDISP和RXRUNDISP上反映当前运行差异的延迟是多少?

问题描述

在TX和RX上产生当前运行差异需要多少个时钟周期?

解决/修复方法

RXRUNDISP

对于RXRUNDISP,差异没有延迟。此端口上显示的差异与RXDATA上显示的任何数据字节对齐。

TXRUNDISP

TXDATA和TXRUNDISP之间存在延迟,因为无法提前知道差异。由于数据通过CRC(如果启用)和8b / 10b编码器而产生延迟。只有在您的数据字节通过8b / 10b编码器之后,TXRUNDISP才会反映该特定字节集的运行差异。

有关延迟的估计,请参阅“RocketIO收发器用户指南”中的表2-6。由于时钟的相位对准和各种设置,可能存在一个或两个不确定的时钟周期。仿真MGT,然后监视TXRUNDISP以查看它声明后的时钟周期数。

请登录后发表评论

    没有回复内容