9.1增量设计 – 当顶级模块具有HDL黑盒时,XST给出“错误:HDLC编译器:27”-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1增量设计 – 当顶级模块具有HDL黑盒时,XST给出“错误:HDLC编译器:27”

问题描述

关键字:增量,设计,项目,导航器,XST,错误

解决/修复方法

1

发生这些错误是因为XST读取其他模块以检测所有块的HDL编译,HDL分析和HDL推断之后的逻辑更改。

2

从顶部项目中删除其他顶级模块源并手动更新XCF以指示哪个模块经历了逻辑更改。

请登录后发表评论

    没有回复内容