问题描述
在Spartan-3 / -3E中放置BUGMUX组件有哪些规则？是否应考虑全局时钟的布线限制？
解决/修复方法
在BUFGCE或BUFGMUX配置中，必须考虑共享输入。任何两个相邻的时钟多路复用器对共享I0 / I1输入。对于Spartan-3，Spartan-3E和Spartan-3A器件都是如此。
例如，如果BUGMUX0连接到GCLK0和GCLK1，则BUFGMUX1也具有相同的I0 / I1和I1 / I0输入。图1显示了I0 / I1输入引脚如何在相邻时钟多路复用器之间共享。
Spartan-3不使用Virtex-II / -II Pro中使用的主/辅时钟方案。 Spartan-3中有8个全局时钟缓冲器，每个象限有8个全局时钟脉冲，因此任何BUFGMUX都可以布线到任何象限。
Spartan-3E / -3A也不使用主/辅时钟方案;然而，Spartan-3E / -3A使用一种新方案，实现左侧半，右侧半和全象限全局时钟。
Spartan-3E / -3A在器件顶部有四个All Quadrant BUFG全局时钟，在底部有四个All Quadrant BUFG全局时钟，每个器件总共有八个。所有Quadrant BUFG全局时钟都可以布线到器件中的所有区域（象限1,2,3或4）。
还有八个左半BUFG和八个右半BUFG半全局时钟。左半部分BUFG只能布线到器件左半部分的负载，而右半部分BUFG只能布线到右半部分的负载。
任何象限最多可以有8个时钟布线到它（可用的16个所有象限和左/右半时钟）。与这些全局/半全局时钟一起，可以在象限内使用额外的本地时钟。
在下面的图2中，匹配颜色BUFG表示在各自象限中共享公共时钟多路复用器的时钟缓冲器。
对于此示例，象限1具有指示全象限BUFG的红色实心缓冲区和其中具有白色圆圈的红色缓冲区，其指示左半部BUFG。由于这两个时钟共享Quadrant 1的时钟多路复用器的公共输入，因此它们不能同时驱动象限1中的负载。
可以将由红色全象限BUFG驱动的时钟信号布线到象限1，并在象限1中使用黑色，蓝色和绿色左半BUFG。在同样的情况下，也可以布线时钟驱动由象限3中的左半边BUFG进入象限1。
也可以将由红色全象限BUFG驱动的时钟信号布线到象限1，然后使用红色左半BUFG布线到象限3中的负载。
注意： Spartan-3A XC3S50A没有这种多路复用结构，因此对于这种较小的器件，相同颜色的Side BUFG和Top / Bottom BUFG在器件的同一侧（左/右）不能有负载而没有其中一个时钟网离开全局布线资源。
有关更多信息，请参阅“ Spartan-3 Generation FPGA用户指南” （UG331）中的“使用全局时钟资源”一章。
没有回复内容