10.1布局规划编辑器/ PACE Virtex-4 / Virtex-5 – DSP和FIFO在不在设计中时包含在Area Group中

问题描述

当我在PACE中放置区域约束或组时，UCF约束FIFO和DSP的RANGE约束。我的设计不包括DSP或FIFO，所以我不确定为什么这些约束在UCF中。什么时候修好？

解决/修复方法

要解决此问题，请手动修改UCF并删除DSP和FIFO的RANGE约束。如果您创建一个覆盖FIFO和DSP48的区域组，它们将被填充，以便它们成为区域组中切片逻辑的一部分;但是，这些要素不包括在内。

计划在下一个主要设计工具版本中修复。