6.2i BSDLAnno 6.2.03i:XC2C128 BOUNDARY_REGISTERs全部声明为INPUT-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2i BSDLAnno 6.2.03i:XC2C128 BOUNDARY_REGISTERs全部声明为INPUT

问题描述

一般问题描述:

运行BSDLAnno后,后配置BSDL将所有BOUNDARY_REGISTER设置为INPUT。

BSDL文件失败的示例:

==================================================

testout的属性BOUNDARY_LENGTH:entity为300;

testout的属性BOUNDARY_REGISTER:实体是

“0(BC_1,*,内部,0)”&

“1(BC_1,*,内部,X),”&

“2(BC_1,IO_99,INPUT,X),”&

….

….

解决/修复方法

最新的6.3i Service Pack中已修复此问题:

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容