LogiCORE XAUI v5.0核心 –  XAUI核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE XAUI v5.0核心 – XAUI核心的发行说明和已知问题

问题描述

一般问题描述:

本答复记录包含LogiCORE XAUI v5.0核心的以下信息,该核心在6.3i IP更新3和IP更新4中发布:

– 什么是新的

– 已知的问题

有关安装说明和软件要求,请参阅(Xilinx答复19939) 6.3i IP更新3和(Xilinx答复20083) 6.3i IP更新4。

注意:XAUI v5.0 Core在6.3i IP Update 3和IP Update 4版本中都是相同的。

解决/修复方法

什么是新的

增强功能

– RocketIO Transceiver实例从XAUI Core中取出,现在必须由用户实例化以允许更大的灵活性(随核心提供的HDL示例设计提供了示例RocketIO实例化)。

– 除现有全双工模式外,还增加了发送和接收单工模式。

– 增加了对10千兆光纤通道的支持,其中包括2%的时钟速度。

– 增强的ModelSim脚本,使演示仿真更加清晰。

– 添加了新文档,包括“入门指南”和“用户指南”。

Bug修复

– 更正了XAUI块的MDIO接口无法正常工作的问题,因为核心未正确等待MDIO帧中的“周转”。

已知的问题

– XAUI Core中“transceiver.v”文件的RTL仿真失败,因为defparams的类型为“整数”而不是“string”类型。

有关此问题的更多信息以及如何解决此问题的说明,请参阅(Xilinx答复20034)

请登录后发表评论

    没有回复内容