Virtex-II Pro数据表 – TICCK（CCLK输出延迟）的值是多少？-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

Virtex-II Pro数据表 – TICCK（CCLK输出延迟）的值是多少？

等级-LV1-ChipDebug

6年前发布

150

问题描述

一般问题描述：

2004年6月30日的Virtex-II Pro数据表 – DS083（v4.0）中缺少TICCK的值。该值代表什么？为什么这个值缺失？

解决/修复方法

在主模式配置中，FPGA在配置期间将CCLK发送到PROM。 TICCK表示INIT变为高电平与CCLK输出之间的延迟。

Ticck

最小0.250分钟

最大4.000 us

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分