7.1i ISE – 每次保存源文件时,项目导航器都会关闭Altera_wiki6年前发布10 问题描述 关键字:ISE,6.2,SP3,Verilog,项目,关闭,递归,循环 解决/修复方法 FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容