6.3i CPLDFit CoolRunner-II – 永久设置为'Z'（高阻抗，3态）的输出无法在器件中工作-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

6.3i CPLDFit CoolRunner-II – 永久设置为'Z'（高阻抗，3态）的输出无法在器件中工作

等级-LV1-ChipDebug

6年前发布

20

问题描述

一般问题描述：

当用户在他的设计中指定需要永久3声明输出时，软件使用开漏配置实现此输出。这是不正确的，因为输出应始终为3，并且不依赖于输入。

仅在针对CoolRunner-II CPLD时才会出现此错误。

解决/修复方法

最新的6.3i Service Pack中已修复此问题：

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分