V1.5，V1.4核心生成器，LogiBuxx——CeleGEN和LogiBuxx有什么区别，哪些模块是RPM生成的？

xilinx_wiki

6年前发布

110

描述

关键词：核心发生器，LogiBLOX，科雷根，RAM，ViTEX，RLoC，RPM

紧迫性：标准

一般描述：
1.5和1.4版本的LogiBuxx有什么不同？
核心生成器工具及其提供的功能？

解决方案

一

整合
————
LogiBLUX GUI集成到Viewlogic中
基础流。核心生成器是
仅作为版本中的独立工具可用
到C1.5版本。在2.1i版本中，核心
发电机并入基础工程
管理器和示意编辑器菜单也可以
从Windows开始菜单中以独立模式调用

灵活性
————
LogiBuxx还允许选择更大的灵活性
引脚将出现在模块上，以及是否实现？
应以最小面积或最大速度为目标。

4K，核心生成器：Coregen的4K版本中的一些
模块可能不会给您提供更多的灵活性方面的引脚，但
在ViTEX核的灵活性程度已得到加强。

面积/速度折衷
———————-
核心发电机核心几乎总是以最大性能为目标。
在一些较新的VyTeX内核中，您可以选择

相对CLB布局（RPM/RLoC支持）
——————————
另一个区别是所有内核都是用内核生成的。
发电机相对布置。

（注意，在LogiBLUX V1.4中，利用进位的模块
诸如加法器和减法器这样的逻辑使用RROCs，但仅使用
指定如何将组合逻辑映射到
相同的CLB带有进位逻辑，不指定相对
这种特殊的差异将会消失
M1.5版本中的一些附加模块，如RLOCs
将用于约束在LogiBLUX累加器中的放置，
比较器和计数器模块。

RAM实现：
——————
-科里根：公羊相对来说是100%只，而且是单身的。
深度64或更大的双端口RAM使用TBUFs
木兴/地址译码。

– LogiBuxx：在LoGiLogx的前M1.5版本中，RAM不是
相对放置。在M1.5中，RAMS是相对的。
放置，但相关的地址解码MUSES不是。

此外，LogiBuxV1.5允许用户指定使用
如果需要的话，在RAM中使用MUBFS。

建筑支持
——————

维克斯特
LogiBoLX不支持VyTeX，而
核心生成器对Virtex块的支持有限
在V1.5版本中的RAM模块。

XC3000 0A、XC5200、XC9500
只有LogiBuxx支持XC3000 0A、XC5200和XC9500
架构，以及所有XC4000系列。科雷根
不支持XC3000 0A和XC5200 FPGA。

第三方模块
——————
核心发生器也不同之处在于它也包括
Xilinx PCI模块和第三方的数据表
联盟模块。

建议
—————-
1。如果需要瞄准XC3000、XC5200或XC9500器件，
您必须使用LogiBuxx。相反，如果需要生成VIETEX
模块，必须使用核心生成器。

2。一般来说，在给定函数都可用的情况下
核心生成器和LogiBuxx，核心生成器
版本应提供更好的性能
因为核心生成器的实现是相对的
放置。并非所有的LogiBox模块都是相对的。
放置。

三。如果你想控制的话，使用LogiBuxx
实现您的函数样式。

4。如果希望访问新功能，请使用核心生成器
不支持LogiBuxx，例如：

平方根函数
乘法器
FIR滤波器
梳状滤波器
-其他DSP相关功能

5。如果你想利用这个核心生成器，请使用
与更广泛使用相关的改进性能
相对放置约束（所有核心发生器模块）
是相对放置的。）

如果不需要任何支持的函数
在核心生成器中，您可以继续使用LogiBuxx。

布线图：
——————
没有新的模块被计划用于LogiBuxx。所有新的核心将被提供
通过核心发生器。然而，LogiBuxx支持将继续
支持它设计的核心和架构，即9500，
4K，5200和斯巴达。

二

x=支持
=不支持

洛吉布洛克斯科雷根
——————
累加器标准刻度1/2
加法器标准注册
时钟分频器X
比较器X
常数x
计数器X
数据寄存器X
译码器X
输入/输出
记忆X
异步内存X已注册
同步双端口X已注册
先进先出-注册
多路复用器可变大小2，3 -，和4输入仅
焊盘-
移位寄存器
简单门X
X减法器
三态缓冲器X
并行串行转换器移位寄存器选择X