Virtex-II Pro RocketIO  – 通道绑定和时钟校正序列间隔-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-II Pro RocketIO – 通道绑定和时钟校正序列间隔

问题描述

给定启用了信道绑定的信道绑定序列,为了使用附近的时钟校正序列,必须将时钟校正序列与信道绑定序列分开。当CHAN_BOND_ONE_SHOT = FALSE时,这主要是一个问题,允许连续启用通道绑定。

解决/修复方法

以下是通道绑定和时钟校正分离的规则,以确保在启用通道绑定时可以进行时钟校正。假设CHAN_BOND_OFFSET = CHAN_BOND_WAIT(按照建议)。

– 如果时钟校正序列在信道绑定序列之前,则至少两个其他字节必须将两个序列分开。

– 如果时钟校正序列遵循信道绑定序列,则至少(CHAN_BOND_WAIT-CHAN_BOND_SEQ_LEN两个或更多其他字节必须将两个序列分开。

某些时钟校正序列违反这些间隔规则并不是错误。但是,在启用通道绑定时,某些时钟校正序列必须遵循足够数量的间隔规则,以确保弹性缓冲区不会溢出。

对于在启用通道绑定时使用始终较短的数据包间隙的设计,可能需要特别注意这些规则。

在一些协议中,在没有发送分组的“训练”序列期间建立信道对准,然后在分组传输开始时禁用信道绑定(ENCHANSYNC = 0)。在ENCHANSYNC = 0的情况下,在分组间间隙中存在信道绑定序列将不会禁用附近的时钟校正序列。

建议在建立对齐后禁用通道绑定。这可以通过使用ENHANCSYNC动态完成。

请登录后发表评论

    没有回复内容