6.3i NetGen，时序仿真 – 仿真器在使用SRL16E组件仿真Virtex-4设计时报告违规

问题描述

关键词：时序，仿真，SimPrim，ERROR，ModelSim，NC-VHF，NC-Verilog，保持，误差，Virtex-4，VCS

解决/修复方法

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp