6.3i SimPrim，时序仿真 – X_IDELAYCTRL的编译导致“实例没有通用名称'tpd_rst_rdy'“错误（VHDL，SDF）

问题描述

关键词：SimPrim，VHDL，时序，仿真，ModelSim，NC-VHDL，通用，tpd_rst_rdy，X_IDELAYCTRL，Virtex-4，SDF

解决/修复方法

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp