6.2 EDK,Base System Builder(BSB) –  Spartan-3入门套件信号连接(CEN)对于SRAM不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2 EDK,Base System Builder(BSB) – Spartan-3入门套件信号连接(CEN)对于SRAM不正确

问题描述

一般问题描述:

当我使用XPS中的Base System Builder为Spartan-3入门套件板生成我的设计时,在综合期间会出现以下错误消息(生成网表):

“================================================= ========================

* HDL编译*

================================================== =======================

在库工作中编译vhdl文件C:/CASES/S3_STARTER_BUG/hdl/system.vhd。

错误:HDLParsers:1401-C:/CASES/S3_STARTER_BUG/hdl/system.vhd第766行。无法读取模式OUT的对象SRAM_256Kx32_Mem_CEN。

– >

总内存使用量为50224千字节

完成。

SRAM的信号连接(CEN)不正确。当系统不是设计的顶层时,会发生PlatGen中的错误。

MHS文件声明CEN的2个输出端口(电路板上的2 x 16位SRAM需要这两个端口)。

端口SRAM_256Kx32_Mem_CEN = SRAM_256Kx32_Mem_CEN,DIR =输出,VEC = [0:0]

端口SRAM_256Kx32_1_Mem_CEN = SRAM_256Kx32_Mem_CEN,DIR =输出,VEC = [0:0]

在OPB_EMC控制器上,CEN信号与两个PORT CEN信号连接

PORT Mem_CEN = SRAM_256Kx32_Mem_CEN

现在的问题是生成的VHDL代码(请查看system.vhd以获取详细信息)。“

解决/修复方法

您可以解决此问题,如下所示:

1.在MHS中创建内部信号,用于将EMC Mem_CEN连接到PORT SRAM_256Kx32_Mem_CEN和PORT SRAM_256Kx32_1_Mem_CEN(如下所示)。修改MHS文件以包含以下更改:

端口SRAM_256Kx32_Mem_CEN = i_SRAM_256Kx32_Mem_CEN,DIR =输出,VEC = [0:0]

端口SRAM_256Kx32_1_Mem_CEN = i_SRAM_256Kx32_Mem_CEN,DIR =输出,VEC = [0:0]

2.在OPB_EMC控制器上,进行以下更改:

PORT Mem_CEN = i_SRAM_256Kx32_Mem_CEN

请登录后发表评论

    没有回复内容