XtremeDSP开发套件-II  – 当我使用ONBOARD RESET信号F24时,我的设计没有复位-Altera-Intel社区-FPGA CPLD-ChipDebug

XtremeDSP开发套件-II – 当我使用ONBOARD RESET信号F24时,我的设计没有复位

问题描述

一般问题描述:

当我使用ONBOARD RESET Signal F24时,我的设计没有复位。为什么?

解决/修复方法

问题是XtremeDSP Development Kit-II的文档是错误的。

一直到第4期,第33.1节中图33中的图表显示连接到USER FPGA上的F24的SYSTEM_RESET和连接到USER FPGA上的G16的ONBOARD_Reset。

更正后的版本应显示:

SYSTEM_RESET – > USER FPGA上的G16和CLOCK FPGA上的L13

用户FPGA上的ONBOARD_RESET – > F24

请登录后发表评论

    没有回复内容