LogiCORE DDC v1.0 – 可编程抽取实现截断错误的位，导致输出显示为不正确或为零

问题描述

在仿真内核的可编程CIC实现时，数字下变频器（DDC）内核不会产生小抽取数的输出。

解决/修复方法

这是核心的可编程抽取实现的已知问题。当CIC设置为具有可编程抽取时，输出位宽的大小变大以适应最坏情况，即非常大的抽取。必须截断这个非常大的输出位宽，并且核心的当前实现选择输出的MSB，宽度由GUI在GUI中定义。

但是，对于较低的抽取率，CIC的输出位宽要小得多，因此，MSB截断会从数据路径中删除所有有用数据，并且在仿真输出中看不到任何内容。

该问题的解决方案是实现一个电路，该电路可以根据您指定的可编程抽取率可变地选择CIC的输出位。

您可以从CORE Generator提供的其他IP内核的临时输出构建DDC。所需的核心是DDS，CIC，乘法器，DA FIR和/或MAC FIR;舍入和量化需要额外的电路。

构建和测试此功能的最佳开发环境是System Generator for DSP。 System Generator提供了一些示例设计，您可以将其用作构建自己的DDC的起点。有关访问演示和示例设计的更多信息，请参阅System Generator文档。有关System Generator的更多信息，请参阅：

http://www.xilinx.com/products/design_resources/design_tool/index.htm