v2.0 COREGen Aurora  – 发行说明和已知问题-Altera-Intel论坛-FPGA CPLD-ChipDebug

v2.0 COREGen Aurora – 发行说明和已知问题

问题描述

一般问题描述:

本发行说明适用于2.0 COREGen Aurora,包含已知问题。

解决/修复方法

已知的问题

其中一些问题已在2.1版中修复。有关更多信息,请参阅(Xilinx答复15463)

1.未生成Custom_cc_module.vhd。

2.未生成Standard_cc_module.vhd。

3.不为VHDL模块生成Aurora_sample.ucf。

4.使用4字节通道选项时产生的代码有错误。 4字节通道用于未来版本的COREGen Aurora。

5.通道初始化期间TX_DST_RDY_N就绪置位之前的TX输入可能会破坏单通道模块中的初始化序列。在单通道情况下,TX输入的门控逻辑不正确。

6.在底部边缘使用MGT为模块生成的UCF文件具有不正确的MGT索引值。在写入底边MGT的UCF文件之前,未正确处理来自GUI的索引值。

7. GUI允许在指定通道位置或时钟之前生成模块。这导致生成不完整的VHDL文件,这些文件在仿真和综合期间导致语法错误。

8.没有NFC或UFC的VHDL模块会产生错误,因为INVALIDATE和UFC_MESSAGE端口只是部分地从代码中删除。

9. LocalLink输入> 24字节的通道数据已损坏。需要额外的逻辑阶段来在通道的最右侧移动数据。

10.没有UFC生成的单通道模块会导致其通道伙伴的LocalLink RX接口出现帧错误和奇怪行为。裁剪算法破坏了next_eof_2_c的等式;因此,一旦此状态处于活动状态,它就永远不会停用,从而破坏状态机。

11. GUI中Aurora模块的图片不准确。一些RX LocalLink信号不包括_N;一些时钟信号使用传统Aurora模块中的名称;还使用一些传统的CC接口信号。

12. Aurora接收器不会忽略UFC代码半字节的LSB。虽然这不会在从参考设计TX模块接收数据时引起问题,但Aurora规范要求模块忽略该位。

13.在单通道模块中,如果在背对背PDU之间插入UFC消息并且紧接着是NFC消息或CC事件,则丢弃随后的PDU。

14.在单通道模块中,如果在EOF之后的第一个死循环期间启动NFC消息,则PDU状态机与TX_DST_RDY_N信号失去同步,从而导致帧错误或数据丢失。

15. tx_ll_control.v中的Ufc_message_count_r需要一个非阻塞分配,其分配延迟与其他顺序信号一致。

16. TX_LL_CONTROL模块中的NFC逻辑当前将CC的TX_DST_RDY_N取消断言计为NFC取消断言。这可以允许NFC发起者接收比在某些情况下所请求的更少的空闲。

17. Ufc_tx_ack_i在aurora_sample.v中被声明两次,在综合期间导致错误。

18.在aurora_sample.v中,ufc_tx_ack_i应该被命名为ufc_tx_ack_n_i。

19.在多通道设计中,如果在EOF之后的第一个死循环期间启动NFC消息,则PDU状态机与TX_DST_RDY_N逻辑失去同步,从而导致帧错误和数据丢失。

20.在六通道设计中,MESSAGE [2]应包括ufc_message2_r的一个子句,以防止UFC消息将PDU数据视为UFC PDU的一部分。

21.在大于16车道的设计中,UFC REM计算不正确。

22.当模块在发送由UFC消息中断的PDU时响应NFC消息时,UFC消息被破坏,因为HALT信号在UFC数据通过时冻结数据路径。

23.与Synplify综合时,standard_cc_module无法正常工作。移位寄存器计数器由XST正确解释,但Synplify将其综合为默认触发器和SRL16,它们都初始化为0.因此,计数器永远不会更改值,并且CC永远不会发送。

24.按数据表按钮不会生成Aurora数据表。

25.来自帧的数据的最后一个字后面紧接着是背对背的空帧丢失了。这种情况发生的可能性非常小。

26. GUI不允许在设计中同时使用BREFCLK和REFCLK。

请登录后发表评论

    没有回复内容