EDK PCI核心 –  I / O空间解码不一致-Altera-Intel社区-FPGA CPLD-ChipDebug

EDK PCI核心 – I / O空间解码不一致

问题描述

一般问题描述:

EDK PCI内核的当前实现具有I / O空间解码行为,这与PCI规范v2.3的第3.2.2.1节中描述的行为不一致。

摘抄:

“在I / O地址空间中,所有32条AD线用于提供完整的字节地址。启动I / O事务的主机需要确保AD [1 :: 0]指示最低有效字节交易。”

目前,在PCI I / O空间事务期间,AD的两个最低有效位不正确。

例:

写入I / O地址0x2ff的字节当前导致PCI总线上的AD = 2fch和CBE = 0111b。

由于AD [1:0]必须指示最低有效字节,因此正确的事务应为AD = 2ffh且CBE = 0111h。

解决/修复方法

此问题已在最新的6.2 EDK Service Pack中修复,可从以下位置获得:

http://www.xilinx.com/ise/embedded/edk.htm。

请登录后发表评论

    没有回复内容