6.3i时序Virtex-4 – 未报告Block RAM时钟到输出路径Altera_wiki6年前发布40 问题描述 一般说明: Virtex-4中的Block RAM时钟到输出路径未在时序报告中报告。 解决/修复方法 计划在下一个主要版本的设计工具中修复。 FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容