LogiCORE光纤通道v1.0核心 – 光纤通道核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE光纤通道v1.0核心 – 光纤通道核心的发行说明和已知问题

问题描述

一般问题描述:

本答复记录包含LogiCORE光纤通道v1.0核心的以下信息,该核心在6.2i IP更新1.2和6.3i IP更新4中发布:

– 什么是新的

– 已知的问题

有关安装说明和软件要求,请参阅(Xilinx答复20300) 6.2i IP更新1.2和(Xilinx答复20083) 6.3i IP更新4。

注意:光纤通道v1.0核心在6.2i IP更新1.2和6.3i IP更新4版本中都是相同的。

解决/修复方法

什么是新的

– N / A(首次发布)。

已知的问题

1.在示例设计中,从光纤通道v1.0 Core的客户端输出的ClientRxStatus [5:0]连接到“fifo.vhd”或“fifo.v”设计。但是,在FIFO内部仅使用ClientRxStatus(4),这会导致总线的其余部分被优化掉。这将在启动仿真时导致错误,因为无法找到此总线,尽管它列在“wave.do”文件中。该错误仅指定无法找到信号;这不是核心问题。

要解决此问题并防止删除ClientRxStatus总线,将从此总线的按位OR创建名为“temp1”的信号。将内核集成到用户设计中时,如果使用总线的所有位或者仿真中未包含ClientRxStatus总线,则不需要这样做。

2.如果ClientTxParity [1:0]与“00”相关联,MAP将删除奇偶校验逻辑和控制寄存器。即使在LinkControl(0x010)寄存器中禁用了奇偶校验(位3)和EOFni(位2),这也会导致每个帧具有错误的CRC和EOFni。

要解决此问题,建议您执行以下所有操作:

– 禁用LinkControl(0x010)寄存器中的奇偶校验(位3)和EOFni(位2)位。

– 将ClientFxParity [1:0]绑定到上面问题#2中创建的“temp1”信号。

由于“temp1”信号是非常数,逻辑奇偶校验逻辑将不会被优化掉。这是在使用Core生成的顶级包装器文件中连接端口的方式。

3.光纤通道核心的“自定义…”窗口的“Web链接”选项卡上的“解决/修复方法此核心记录”链接不会产生任何结果。

要获得有效结果,请对网页的搜索字符串进行以下更改并再次搜索:

– 从搜索字符串中删除“coregen”。

– 从搜索字符串中删除逗号并用空格分隔单词。

要么

– 搜索“光纤通道”。

4.如果使用统计信息生成光纤通道v1.0核心,则存在增强以实现切片利用率降低20%的增强功能。有关此问题的更多信息,请参阅(Xilinx答复19942)

– 要获得此增强功能,请在下面安装补丁并重新生成Core。

5.如果光纤通道v1.0内核以2 Gb / s的速率运行,则发送器并不总是以最小IFG发送。有关此问题的更多信息,请参阅(Xilinx答复20215)

– 要解决此问题,请在下面安装补丁并重新生成Core。

6.在用于示例设计的FIFO中,当将地址循环写回0时,FIFO可能会卡住。只有在通过它发送了大量帧时,地址才会回送。这不是Core的问题,只有示例FIFO。

– 要解决此问题,请在下面安装补丁并重新生成Core。

7.接收错误统计信息Rx10bErrCnt和RxOsdErrCnt偶尔可能不正确。有关此问题的更多信息,请参阅(Xilinx答复20440)

– 要解决此问题,请在下面安装补丁并重新生成Core。新的Core网表和FCMGT.vhd或FCMGT.v文件将包含解决此问题所需的修复程序。

8. VHDL演示测试平台(demo_tb.vhd)错误地初始化Clk2N1和Clk2P1时钟信号,这导致在某些配置的仿真开始时不正确地设置MGT。

– 要解决此问题,请在下面安装补丁并重新生成Core。新的“demo_tb.vhd”将解决此问题。

补丁

要解决上述问题#4,#5,#6,#7和#8,请对您正在使用的ISE版本应用以下相应的补丁:

*对于7.1i安装,请使用以下补丁:

http://www.xilinx.com/txpatches/pub/swhelp/coregen/fibre_channel_v1_0_ise7_1i_19apr05.zip http://www.xilinx.com/txpatches/pub/swhelp/coregen/fibre_channel_v1_0_ise7_1i_19apr05.tar.gz

如果为6.2.03i IP更新1.2或6.3i IP更新4安装安装了以下修补程序,然后安装了7.1i,则还必须将上述修补程序安装到7.1i安装中。

*对于6.2.03i IP Update 1.2或6.3i IP Update 4安装,请使用以下补丁:

http://www.xilinx.com/txpatches/pub/swhelp/coregen/fibre_channel_v1_0_01dec04.zip http://www.xilinx.com/txpatches/pub/swhelp/coregen/fibre_channel_v1_0_01dec04.tar.gz

如果为Core的6.2.03i IP更新1.2版本安装了修补程序,然后安装了IP更新4,则必须重新安装修补程序。这是必要的,因为IP Update 4不包含修复程序,并且安装它会覆盖修补的文件。

按如下方式安装补丁:

1.将“.zip”文件或“tar.gz”存档的内容解压缩到Xilinx安装的根目录。选择允许提取程序覆盖所有现有文件并保留存档中预定义的目录结构的选项。

个人计算机

通过在命令提示符处输入以下内容来确定Xilinx安装目录:

“echo%XILINX%”

UNIX或Linux

键入以下内容确定Xilinx安装目录:

“echo $ XILINX”

注:您可能需要具有系统管理员权限才能安装修补程序。

2.安装补丁后,从CORE Generator重新生成光纤通道核心。创建的核心网表,“demo_tb.vhd”和“FCMGT.v / FCGMT.vhd”文件将包含上述修复程序。产品规范还将包括更新的器件利用率值。

请登录后发表评论

    没有回复内容