LogiCORE FIFO Generator v1.1  – 初始化和内核复位期间DOUT的值不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIFO Generator v1.1 – 初始化和内核复位期间DOUT的值不正确

问题描述

一般问题描述:

当我使用带有非对称端口的FIFO Generator v1.1内核并且写入端口小于读取端口,并且我将DOUT的初始值指定为“0”以外的值时,我没有收到正确的初始值DOUT在启动时和重置核心时。

解决/修复方法

当您使用带有非对称端口的FIFO Generator v1.1且写入端口小于读取端口时,对DOUT仅使用默认初始化值“0”。

这个问题将在FIFO Generator的未来版本中得到解决。

请登录后发表评论

    没有回复内容