6.2 System Generator for DSP  – 是否可以在SysGen系统内使用异步时钟?-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2 System Generator for DSP – 是否可以在SysGen系统内使用异步时钟?

问题描述

一般问题描述:

是否可以在SysGen系统中使用异步时钟?

解决/修复方法

有关此问题的信息,请参阅“Xilinx System Generator v6.2用户指南”中的“为不同时钟生成多个周期 – 真岛”部分:

http://www.xilinx.com/products/software/sysgen/app_docs/user_guide_Chapter_7_Section_2.htm

请登录后发表评论

    没有回复内容