6.2i PACE CoolRunner-II  –  XC2C32 PC44引脚24在封装视图中不存在-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2i PACE CoolRunner-II – XC2C32 PC44引脚24在封装视图中不存在

问题描述

一般问题描述:

当我尝试将针对CoolRunner-II XC2C32-PC44的I / O引脚分配给引脚24时,引脚24不会显示为有效的I / O.例如,我可以使用XC2C32 PC44创建一个项目,并尝试为引脚24分配输入;但是,PACE报告该引脚不存在。如果我使用UCF来将信号分配给P24,它就可以工作。 ChipViewer也没有显示引脚。

我使用以下代码进行测试:

库IEEE;

使用IEEE.STD_LOGIC_1164.ALL;

使用IEEE.STD_LOGIC_ARITH.ALL;

使用IEEE.STD_LOGIC_UNSIGNED.ALL;

– 取消注释以下行以使用声明

– 用于实例化Xilinx原始组件。

– 库UNISIM;

– 使用UNISIM.VComponents.all;

实体erer是

端口(CLK:在STD_LOGIC;

重置:在STD_LOGIC中;

CE,LOAD,DIR:STD_LOGIC;

DIN:在STD_LOGIC_VECTOR(3 downto 0);

COUNT:inout STD_LOGIC_VECTOR(3 downto 0));

结束

建筑行为erer是

开始

过程(CLK,RESET)

开始

如果RESET =’1’那么

COUNT <=“0000”;

elsif CLK =’1’,然后CLK’event

如果CE =’1’那么

如果LOAD =’1’那么

COUNT <= DIN;

其他

如果DIR =’1’那么

COUNT <= COUNT + 1;

其他

COUNT <= COUNT – 1;

万一;

万一;

万一;

万一;

结束过程;

结束行为;

解决/修复方法

此问题已在最新的6.2i Service Pack中修复,可在以下位置获得:

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容