LogiCORE SPI-4.2(POS-PHY L4)v6.1  –  MAP报告“ERROR:Pack:679  – 无法遵守设计约束(LOC = SLICE_X26Y125)”-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v6.1 – MAP报告“ERROR:Pack:679 – 无法遵守设计约束(LOC = SLICE_X26Y125)”

问题描述

一般问题描述

在具有SPI-4.2内核的顶层设计上应用NDGBuild选项-insert_keep_hierarchy时,会发生以下MAP错误:

“错误:打包:679 – 无法遵守设计约束(LOC = SLICE_X26Y125),这需要将以下符号组合到一个SLICE组件中:

FLOP符号“pl4_snk_top0 / pl4_snk_io0 / DynamicAlign.pbd / dc / dk.3.q”

(输出信号= pl4_snk_top0 / pl4_snk_io0 / DynamicAlign.pbd / dc / q_1_5)

FLOP符号“pl4_snk_top0 / pl4_snk_io0 / DynamicAlign.pbd / dc / d4.4.q”

(输出信号= pl4_snk_top0 / pl4_snk_io0 / DynamicAlign.pbd / dc / q_2_0)

符号具有不同的XGROUP参数。请相应地纠正设计约束。“

解决/修复方法

这是一个ISE工具问题,问题在ISE 6.2i Service Pack 2中得到修复。

请登录后发表评论

    没有回复内容