6.2 EDK  –  ChipScope VIO核心在综合期间出错-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2 EDK – ChipScope VIO核心在综合期间出错

问题描述

关键词:VIO,ChipScope,XST,错误

解决/修复方法

1

要解决此问题,请按以下步骤编辑“chipscope_vio_v2_1_0.tcl”文件: sync_in ,“ sync_out

2

此问题已在最新的6.2 EDK Service Pack中修复,可从以下网址获得: http//www.xilinx.com/cn/ise/embedded/edk.htm

请登录后发表评论

    没有回复内容