LogiCORE HyperTransport v2.1 – 核心传输时钟在复位期间不稳定，不应用于上游器件的时钟逻辑

问题描述

一般问题描述：

HT内核的发送时钟是否可用于为上游器件中的内部逻辑提供时钟？

解决/修复方法

来自核心的传输时钟由DCM创建。当RESET＃置为有效时，DCM将不会输出稳定的发送时钟。在初始RESET＃期间和由于链路频率变化引起的热复位期间都是如此。

由于来自内核的发送时钟驱动上游器件的接收时钟，因此重要的是上游器件不依赖于该接收时钟来为内部逻辑提供时钟，包括重置内部状态机。在上游器件中使用RESET＃的异步复位可以避免在RESET＃断言期间其接收时钟的依赖性。

有关详细信息，请参阅“HyperTransport设计指南”的第64页。这可以在HyperTransport LogiCORE下载的docs目录中找到。