6.2is1 XST概述 – “错误:HDLParsers:164  –  .vhd第135行。解析错误,意外$“-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2is1 XST概述 – “错误:HDLParsers:164 – .vhd第135行。解析错误,意外$“

问题描述

关键词:综合,综合,COREGen,CORE发生器

解决/修复方法

1

要解决此错误,请将以下编译器指令添加到“<CoreGen_core> .vhd”文件中: – 在ieee库之后和Xilinx CoreLib之前添加off指令 – 在实体声明之前添加on指令 – 在架构之后但在组件声明之前添加off指令 – 在组件声明和配置规范之后以及BEGIN之前添加on指令 – 在BEGIN之后和组件实例化之前添加off指令 – 在END之前添加on指令

2

如果VHDL代码的块或区域未正确终止,也会出现上述错误消息。最常见的VHDL代码块是实体,体系结构,包,包体,函数,过程和过程。这些块中的每一个都具有明显的开始和结束。此外,体系结构,功能,过程和过程具有“声明性”区域,其以关键词“开始”结束。如果其中一个块未正确结束,则认为以下VHDL代码仍在同一代码块中。当到达文件的末尾时,综合工具仍然期望代码块结束或者不期望文件结束。

请登录后发表评论

    没有回复内容