6.2i CPLD CoolRunner-II  – 器件上测量的高静态电流-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2i CPLD CoolRunner-II – 器件上测量的高静态电流

问题描述

关键词:6.1i,6.2i,CPLD,CoolRunner-II,功率,电流,静态

一般问题描述:

使用将未使用的IO终端选项设置为接地时,CPLD在Vccio上显示高于预期的电流消耗(mAs至数十mA)。将此选项从Ground更改为Pullup会导致过量电流消失。

解决/修复方法

使用此选项时要小心。如果此选项设置为接地,则未使用的引脚将充当器件上的接地引脚。因此,连接到未使用引脚的上拉将不必要地吸收电流。相反,如果选择了Pullup选项,则将该引脚连接到电路板上的Ground也会吸收电流。在处理电路板上未使用的IO引脚时,请确保考虑此选项。

有一个错误,未绑定的IO垫未通过Ground选项正确配置。这些内部节点悬空,导致高漏电流(数量取决于器件,因为XC2C256VQ100具有比XC2C256PQ208更多的未绑定IO焊盘)。

此问题已在最新的6.2i Service Pack中修复,可从以下位置获得:

http://support.xilinx.com/support/techsup/sw_updates

请登录后发表评论

    没有回复内容