6.2 EDK,UART 16550或16450  – 由于自动更新,C_HAS_EXTERNAL_XIN和C_HAS_EXTERNAL_RCLK不正确-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容