8.1i模块化设计 – 如何重用实例化两次的模块?-Altera-Intel社区-FPGA CPLD-ChipDebug