6.1.1用于DSP的System Generator – 为什么我的多速率设计需要顶级的System Generator令牌？-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

6.1.1用于DSP的System Generator – 为什么我的多速率设计需要顶级的System Generator令牌？

等级-LV1-ChipDebug

6年前发布

30

问题描述

一般问题描述：

为什么我的多速率设计需要顶级的System Generator令牌？

解决/修复方法

System Generator 6.1.1中已修复此问题。有关更多信息，请参阅以下内容：

http://www.xilinx.com/products/software/sysgen/sg_intro.htm

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分