LogiCORE 10千兆以太网MAC v4.0 – 是否有另一种方法可以实现XGMII DDR时钟以减少所需的BUFG数量？

问题描述

一般问题描述：

当使用带有XGMII接口的万兆以太网MAC内核时，最多需要7个BUFG。有没有办法减少核心所需的BUFG数量？

解决/修复方法

在Virtex-II Pro器件上使用带有XGMII接口的万兆以太网MAC内核时， （ Xilinx XAPP685 ）：“使用本地反转应用的DDR设计的高速时钟架构”可用于实现本地时钟反转，这将是减少BUFG的使用数量。

http://www.xilinx.com/xlnx/xweb/xil_publications_index.jsp?category=Application+Notes

请注意，这仅适用于Virtex-II Pro设计。