OPB EMAC Lite v1.01a  –  EDK 6.2.02i中opb_ethernetlite_v1_01_a的发行说明-Altera-Intel社区-FPGA CPLD-ChipDebug

OPB EMAC Lite v1.01a – EDK 6.2.02i中opb_ethernetlite_v1_01_a的发行说明

问题描述

一般问题描述:

本答复记录描述了在EDK 6.2.02i中对OPB EMAC Lite(opb_ethernetlite_v1_01_a)所做的改进。

解决/修复方法

EDK 6.2.02i中引入了新版本的OPB Ethernet Lite MAC(v1.01a),以反映以下变化。新版本是opb_ethernetlite_v1_01_a。

以下错误修复和增强功能在OPB Ethernet Lite MAC v1.01a Core的EDK 6.2.02i版本中:

– 核心版本名称已从opb_ethernetlite_v1_00_a更改为opb_ethernetlite_v1_01_a以反映以下更改。

– 扩展了发送和接收数据存储器,以便为每个功能提供ping和pong缓冲区。核心现在可以允许访问一个发送和接收帧,同时发送或接收另一个发送和接收帧。这会影响参数和内存映射,因此请参阅更新的数据表以获取更多信息。

– 添加了中断信号以指示发送或接收完成。提供独立和全局启用/禁用功能。这会影响内存映射以及端口映射,因此请参阅更新的数据表以获取更多信息。

– 增强了核心,以增加半双工操作期间冲突退避时间的随机性。此更改不会影响用户界面。

– 此核心使用的COREGen异步FIFO网表文件已更新为更新版本。还生成没有RPM的FIFO。 RPM不需要满足时间安排和增加的布局和布线难度。此更改不会影响用户界面。

– 增加了对qvirtex2,qrvirtex2和Virtex-4器件系列的支持。

– 增强的信号时序,以确保PHY_tx_en信号始终在与发送数据相同的时钟上变为活动状态。此更改不会影响用户界面。

– 在半双工模式下发生JAM冲突时,延迟响应延迟。还增加了传输的JAM模式长度的准确性。修复了如果PHY_col在JAM序列结束前变为非活动状态,之前JAM可能无法完成的错误。还修复了在此期间发生冲突时阻止前导码和SFD字段完成的错误。此更改不会影响用户界面。

– 修正了在正确的CRC字段后无法接收带有额外半字节的帧的错误。此更改不会影响用户界面。

– 提高帧间间隙时间的准确性。此更改不会影响用户界面。

– 修正了导致接收包含错误或丢失的End Of Stream字符的数据包被接受为良好帧的错误。现在将拒绝这些框架。此更改不会影响用户界面。

– 修正了一个错误,使得 iMPACT的最大传输重试次数为15次,总尝试次数为16次,比之前减少了一次。此更改不会影响用户界面。

– 改进的设计使得核心可以在低至50 MHz的OP​​B时钟下运行,而在以太网总线上以100 Mbs的速度运行。

– 修正了插入填充的错误。现在总是插入正确的字节数用于填充。

– 修正了可能导致接收锁定状态的错误。

– 从17开始在XEMAC中将C_DEV_ADDR_DECODE_WIDTH更改为19。

请登录后发表评论

    没有回复内容