LogiCORE SPI-4.2（POS-PHY L4）v6.1 – 在仿真过程中，“警告：/ X_FF保持低位违反我的CLK”;据报道

问题描述

一般问题描述：

当我在SPI-4.2静态对齐内核上运行时序仿真时，会报告以下警告：

＃**警告：/ X_FF HOLD我对CLK的反击很低;

＃预期：= 0.372 ns;观察到：= 0.306 ns;时间：804.102 ns

＃时间：804102 ps迭代次数：3实例：/ pl4_tstbench / pl4_top_lb0 / pl4_snk_top1_pl4_snk_io0_staticalign_chan_gen_chan_gen_2_ddr1_gen_ddr1_gen_chan1_gen_dr“

“＃**警告：/ X_FF保持低位违反我的CLK;

＃预期：= 0.365 ns;观察到：= 0.357 ns;时间：808.368 ns

#Time：808368 ps迭代次数：3实例：

/ pl4_tstbench / pl4_top_lb0 / pl4_snk_top1_pl4_snk_io0_staticalign_chan_gen_chan_gen_7_ddr1_gen_ddr1_gen_chan1_gen_df”

此外，Sink核心没有进入框架，并且SnkBusErr和SnkBusErrStat（3）被置位，标记了训练模式或空闲时的DIP4错误。

解决/修复方法

要避免这些警告，请修改UCF中DCM实例的PHASE_SHIFT值：

INST“pl4_snk_top0 / pl4_snk_clk0 / LowFreq.StaticAlign_StaticAlign.rdclk_dcm0”PHASE_SHIFT = 25;

修改它，使得时钟在到达DDR触发器时与数据眼中间对齐。这将在进入帧之前阻止警告和SnkBusErr和SnkBusErrStat（3）断言。

仿真完成并准备将设计下载到器件后，您可能需要在为器件找到最佳PHASE_SHIFT后再次修改PHASE_SHIFT值。有关更多信息，请参阅（Xilinx答复16112） 。