LogiCORE SPI-4.2(POS-PHY L4)v6.1 – 当我在Verilog演示测试平台上运行仿真时,报告了“#RStat Info:Sink is off frame。Expect TDat mismatches。”。Altera_wiki6年前发布30该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容