6.2i时序分析器 – 净延迟不会随着不同的速度等级而改变-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2i时序分析器 – 净延迟不会随着不同的速度等级而改变

问题描述

一般问题描述:

如果我将速度等级选项从较快的速度等级更改为较慢的速度等级,则净延迟符合我的预期。如果我从较慢的速度等级改回到较快的速度等级,我仍然会看到较慢的速度等级净延迟。如何将净延迟恢复到原来的更快速度等级?

解决/修复方法

如果速度等级从较慢的速度等级移动到较快的速度等级不是逐步增加的,则时间分析器会将净延迟报告为较慢的速度等级。例如,如果您以-4速度等级开始并更改为-6速度等级,则分析后的净延迟仍将显示-4净延迟。

要解决此问题,请从-4加速到-5速度等级,运行分析仪,然后从-5加速到-6速度等级,然后再次运行分析仪。时序分析器将报告所有情况下的预期净延迟。

请登录后发表评论

    没有回复内容