6.1i IP更新1核心生成器 – 已知问题列表IP-DSP-Altera-Intel社区-FPGA CPLD-ChipDebug

6.1i IP更新1核心生成器 – 已知问题列表IP-DSP

问题描述

本答复记录包含6.1i IP Update 1中解决的已知问题。

解决/修复方法

– LogiCORE CIC v3.0

对于使用数据输入的完整动态位范围的输入,CIC v.3滤波器会出现溢出。

请参阅(Xilinx答复12480)

– LogiCORE CORDIC v2.0

Arctan示例的数据表计算不正确。

请参阅(Xilinx答复16948)

– LogiCORE DA FIR滤波器

使用DA FIR的CORE Generator内存消耗。

请参阅(Xilinx答复18663)

– LogiCORE DA-FIR滤波器

计算DA FIR滤波器的时钟/流水线延迟。

请参阅(Xilinx答复4610)

– LogiCORE DA FIR滤波器,MAC FIR

从Xilinx DA FIR和MAC FIR滤波器的浮点系数转换为定点系数。

请参阅(Xilinx答复5366)

– LogiCORE DDC v1.0

在GUI中,报告COE文件中的无效参数的错误以不同的基本格式显示。

请参阅(Xilinx答复14202)

– LogiCORE DDC v1.0

DDC可以在Spartan-3和Virtex-II Pro器件中实现。

请参阅(Xilinx答复18937)

– LogiCORE DDC v1.0

DDC可以在Spartan-3和Virtex-II Pro器件中实现。

请参阅(Xilinx答复18937)

– LogiCORE DDC v1.0

可编程抽取实现会截断不正确的位。

请参阅(Xilinx答复19647)

– LogiCORE DDS v4.2

缺少多通道DDS操作数据表中的信息。

请参阅(Xilinx答复17225)

– LogiCORE DDS v4.2

DDS多通道核心的存储器映射信息。

请参阅(Xilinx答复17067)

– LogiCORE 32-pt可配置FFT v3.0

输出数据似乎位于错误的bin中。

请参阅(Xilinx答复18901)

– LogiCORE 1024-pt FFTv1.0

FFT / IFFT数据手册中的Block RAM配置与硬件配置不匹配。

请参阅(Xilinx答复15311)

– LogiCORE 16-pt FFT v2.0

16点Virtex FFT的切片利用率大于64点FFT的切片利用率。

请参阅(Xilinx答复8765)

– LogiCORE 256-pt FFT v2.0

Virtex-II器件的FFT会导致PAR警告和错误。

请参阅(Xilinx答复13173)

– LogiCORE 32-pt FFT v1.0

没有Verilog模型可用于FFT内核。

请参阅(Xilinx答复11155)

– LogiCORE 64-pt FFT v2.0

在64点FFT v2.0中,RESULT信号未正确复位。

请参阅(Xilinx答复15383)

– LogiCORE FFT

仿真所有固定网表FFT(64,256,1024)内核会产生许多警告。

请参阅(Xilinx答复14861)

– LogiCORE FFT

在对RAM X(TMS配置)的写操作期间输出到固定网表FFT(64,256,1024)内核的连接。

请参阅(Xilinx答复9288)

– xFFT v2.1

基数2或基数4突发模式输出顺序。

请参阅(Xilinx答复18825)

– LogiCORE MAC FIR v3.0

MAC FIR中的抽取是否有效?

请参阅(Xilinx答复18589)

– LogiCORE MAC FIR v3.0

更改MAC FIR中的参数时,摘要报告不会更新。

请参阅(Xilinx答复17665)

– LogiCORE MAC FIR v3.0

支持在同一项目中具有不同COE文件的多个MAC FIR。

请参阅(Xilinx答复16433)

请登录后发表评论

    没有回复内容