A1.4和MODESIM：如何使用VHDL仿真（功能和时序）使用OSC4组件

描述

关键词：OSC4，MTI，Modelsim，模型技术，UNISIM，SIMPRIM，周期，
周期8m

紧迫性：标准

一般描述：如果一个包含OSC4的设计的VHDL仿真
组件需要使用模型技术MODESIM仿真器A
必须设置周期以进行仿真。如果OSC4的周期
未设置在仿真过程中可能出现以下错误：

* **失败：**错误：必须指定周期8M的正值**
时间：0 ns迭代：0区域：/TestStudio/OSC4BION/IntualOSOC4

此解决方案记录描述了可以配置的配置语句。
在VHDL测试平台中用于正确指定OSC4的周期。
使用内部振荡器进行设计。

解决方案

一

功能（UNISIM）仿真
————————

对于UNISIM OSC4初始化，添加FLLWON配置
语句到您的测试台或一个分开的文件，在其中编译
编译测试平台：

TestStand G.的配置RTL仿真
关于测试平台的体系结构
对于& TestPosikStIsNasyNAMEXFROI Dealth＆Gt；& L.；
建筑设计与设计；

对于OSCON4NAMEXOFOSC4＆GT；OSC4使用实体UNISIM.OSC4（OSC4GV）
通用映射（周期8M＝& 125纳秒- 8兆赫）
-，SELY-F50K=＝&真，500千赫
-，SELY-F16K=＝&真，16千赫
——SelfF490= &真；490赫兹
-，SELY-F15＝&真；15赫兹
；

结束；
结束；
结束；
结束；
结束RTL仿真；

在上面的例子中：

1。添加到测试台的末尾，或者在一个分开的文件中。
用测试平台编译。

2。用设计代码和测试平台的名称替换所有的名称。
上面的名称是指给
测试平台中的实例化设计和实例化OSC4组件
在代码中。

三。不注释示例配置语句中的行
对应于设计中的连接频率。总是
保持8 MHz（周期8m）线，不管它是不是
连接在设计中。

4。在成功编译测试平台和代码之后，调用
使用配置名称仿真：

VSIM RTL仿真

二

定时（SIMPRIM）仿真
事业的发展

对于后M1创建的网表，例如用于时序仿真的网表，
程序非常类似，但是配置语句
可能需要稍加修改。正如UNISIM的进程一样
仿真时，使用的抽头（500 kHz，16 kHz等）应该是
未注释的

TestStay& G.；
关于测试平台的体系结构
对于& TestPosikStIsNasyNAMEXFROI Dealth＆Gt；& L.；
对于结构

OsSoNo.No.E.SoC.G.；OSC4使用实体工作。OSC4（结构）
通用映射（周期8M＝& 125纳秒- 8兆赫）
-，SELY-F50K=＝&真，500千赫
-，SELY-F16K=＝&真，16千赫
——SelfF490= &真；490赫兹
-，SELY-F15＝&真；15赫兹
；

结束；
结束；
结束；
结束；
结束后仿真；

这些修改的原因是VHDL的体系结构。
由M1产生的网表总是结构。如果这个不匹配
建筑的原始设计，这必须改变。此外，
OSC4在设计NETLIST中的仿真模型
比在UNISIM库中存在。出于这个原因，引用
库现在是工作而不是UNISIM。