8.1i Virtex-II MAP – “错误：包装：679 – 无法遵守设计约束（MACRONAME = U11_U20 / hset，RLOC = R13C0.S1）”

问题描述

已经看到一种情况，其中设计被映射，未使用的逻辑修整被禁用（-u），并且在打包期间失败，其中错误指示存在太多LUT被RLOC到切片。对逻辑的检查表明，逻辑设计是正确的，但是由于修整行为，一些MUXCY和XORCY逻辑显然正在被转换为LUT逻辑。

注意：只有在禁用逻辑微调时，此应答才能与您的情况完美匹配，并且包错误报告消息使用了两个以上的LUT，“有两个以上的函数发生器”。

“错误：打包：679 – 无法遵守设计约束（MACRONAME = U11_U20 / hset，

RLOC = R13C0.S1）需要将以下符号组综合a

单个SLICE组件：

LUT符号“U11_U20 / BU30”（输出信号= U11_U20 / N40）

FLOP符号“U11_U20 / BU32”（输出信号= U11_PeriodCounterOutput <4>）

LUT符号“U11_U20 / BU34”（输出信号= U11_U20 / N93）

LUT符号“U11_U20 / BU36”（输出信号= U11_U20 / N41）

LUT符号“U11_U20 / BU28”（输出信号= U11_U20 / N88）

FLOP符号“U11_U20 / BU38”（输出信号= U11_PeriodCounterOutput <5>）

有两个以上的函数发生器。请更正设计

相应的限制。“

解决/修复方法

正在调查此问题以便在将来的版本中进行修复。同时，可以通过设置以下环境变量来避免它，该环境变量恢复到版本6.1i之前存在的裁剪行为。

Windows PC

SET XIL_MAP_NOCLIP_ON_ALL_SIGS_U = 1

Solaris和Linux

setenv XIL_MAP_NOCLIP_ON_ALL_SIGS_U 1

有关设置ISE环境变量的更多常规信息，请参阅（Xilinx答复11630） 。