6.1i iMPACT  – 即使设计功能正确,验证使用SRL16或LUT RAM(分布式RAM)的设计也会失败-Altera-Intel社区-FPGA CPLD-ChipDebug

6.1i iMPACT – 即使设计功能正确,验证使用SRL16或LUT RAM(分布式RAM)的设计也会失败

问题描述

即使设计正常运行,验证使用SRL16或LUT RAM(分布式RAM)的设计也会失败。

解决/修复方法

此问题已在最新的6.2i Service Pack中修复,可从以下位置获得:

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

有关6.2i Service Pack 1之前的解决方法,请联系Xilinx技术支持:

http://support.xilinx.com/support/techsup/tappinfo.htm

请登录后发表评论

    没有回复内容