6.1i时序分析器/ TRCE  – 工具错误报告“n”侧的复位路径仅适用于OFFSET / OUT差分输出(Tiosrdo)-Altera-Intel社区-FPGA CPLD-ChipDebug

6.1i时序分析器/ TRCE – 工具错误报告“n”侧的复位路径仅适用于OFFSET / OUT差分输出(Tiosrdo)

问题描述

一般问题描述:

在我的设计中,在IOB内部注册了差分输出,OFFSET / OUT约束正在分析不正确的路径。 “n”侧的最长路径显示为从复位触发器通过“n”侧数据FF到输出焊盘(reg_sr_q未启用)。 “p”侧未报告此路径,不应报告“n”侧。

解决/修复方法

此问题会影响所有Virtex-II系列(Virtex-II,Virtex-II Pro和Spartan-3)。这些工具已经过修改,包含一个名为“Tiosrdo”的新时序参数来描述这些路径,并允许TRCE / Timing Analyzer过滤掉这些专用路径。包含此修复程序的第一个版本是6.2i,计划于2004年2月发布。

请登录后发表评论

    没有回复内容