System Generator for DSP  – 在System Generator for DSP中执行生成时,如何退出仿真停止功能?-Altera-Intel社区-FPGA CPLD-ChipDebug

System Generator for DSP – 在System Generator for DSP中执行生成时,如何退出仿真停止功能?

问题描述

如果我尝试在“.mdl”文件的仿真停止功能中绘制变量,则函数将失败并退出生成过程。在System Generator for DSP中执行生成时,如何退出仿真停止功能?

解决/修复方法

发生这种情况的原因是,在Simulink中仿真完成之前,System Generator for DSP错误地调用了仿真停止功能,并且尚未创建它尝试访问的变量。

若要避免此问题,请按照下列步骤操作:

1.从仿真停止功能中删除有问题的变量。

2.取消选中create testbench或检查失败的变量,并检查函数中是否为空。如果为空,退出该功能并继续生成过程。

if((〜exists(’ySignal’,’var’)&〜存在(’NPixels’,’var’))||(~ismphen(ySignal)))

返回;

结束

请登录后发表评论

    没有回复内容