6.1i Virtex-II Pro，DCM，速度文件 – 当DESKEW_ADJUST设置为SYSTEM_SYNCHRONOUS时，某些设计可能不再满足I / O设置时序

问题描述

一般问题描述：

安装ISE 6.1i Service Pack 3（6.1.03i）后，我的设计不再符合I / O的设置时序。为什么？

这是由于DESKEW_ADJUST DCM属性的默认设置发生了变化。 DESKEW_ADJUST设置可以设置为SYSTEM_SYNCHRONOUS（默认值），SOURCE_SYNCHRONOUS或“0”到“15”之间的整数。在ISE 6.1i中，所有Virtex-II Pro器件的SYSTEM_SYNCHRONOUS（默认）设置等于将DESKEW_ADJUST设置为“5”。此设置不正确;默认值应为“6”或“7”，具体取决于器件大小。此默认设置用于确保器件具有“0”或负保持时间。

如果在以下某种情况下配置DCM，则此设置仅影响设计：

– 当CLKIN由IBUFG驱动时，CLKFB是通过BUFG的内部反馈。

– 当CLKIN由BUFG驱动且CLKFB由IBUFG驱动时。

下表显示了默认设置如何随工具历史记录而更改。

注意：有关DCM属性的更多信息，请参阅以下网站上的Virtex-II Pro用户指南：

http://www.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=/User+Guides/FPGA+Device+Families/Virtex-II+Pro/&iLanguageID=1

– > Virtex-II Pro平台FPGA用户指南 – >设计考虑因素 – >数字时钟管理器（DCM） – >所有DCM属性摘要

解决/修复方法

如果您的设计不再符合静态时序分析，Xilinx建议将适用的DCM DESKEW_ADJUST设置更改为“5”。但是，如果更改设置，则应检查是否没有正保持时间。

目前，此更改必须应用于HDL代码或UCF。必须重新实现（映射，放置和布线）您的设计才能使更改生效。