6.1i COREGen  – “错误:当Design Entry设置为”Other“时,用户已选择Foundation ISE流程。当前项目不是有效的ISE项目”-Altera-Intel社区-FPGA CPLD-ChipDebug