M1.4CPLD时序违反:使用“本地宏蜂窝反馈”产生的慢仿真模型-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M1.4CPLD时序违反:使用“本地宏蜂窝反馈”产生的慢仿真模型

描述

关键词:Cpld,M1.4,保持,时间,仿真,宏单元,反馈,违规

紧迫性:标准

描述:

仿真模型创建的速度比正确的模型慢。

在较慢时钟运行设计时报告的保持时间错误
比计时分析器报告的速率。报道的设计应该有
运行在100MHz,但在20MHz的时间违反。
“使用宏单元反馈”开关设计合理
没有被使用。下面提到的修补程序为M1.4解决了这个问题。

解决方案

这个问题固定在最新的M1.4 CPLD工具更新中。
在Xilinx支持网站上可用:

HTTP://www. Supop.xILIX.COM/Sputp/TekSuff/SWI更新/

请登录后发表评论

    没有回复内容