12.1已知问题 – 时序分析器，TRACE – 可以根据时序报告的数据表部分中给出的信息计算差分输入的不同数据有效窗口

问题描述

我的设计包含LVDS信号并实现了DDR应用。当我查看时序报告的数据表部分，并计算输入的数据有效窗口时，我发现两个不同的值。

设置/保持时钟up_rx_clk_p

————— + ———— + ———— + ——– ———- + ——– +

…………………….. |设置为|坚持| ………………………….. |时钟|

来源…………… | clk（边缘）| clk（边缘）|内部时钟….. |阶段|

———————————————- + — ——— + ———— + —————— + ——– +

up_rx_dat_p <0> | 0.179（R）| 1.222（R）| up_rx_clk_180_buf | 1.500 |

……………………… | 1.654（R）| -0.247（R）| up_rx_clk_0_buf | 0.000 |

为什么差分输入的结果数据有效窗口不同？

解决/修复方法

CLK0和CLK180的数据和时钟延迟应该相同。

虽然建立和保持时间不同，但由于CLK0和CLK180之间的相位差异，给定差分输入的数据有效窗口应相同。