6.1i HDL Bencher  – 创建新的tbw文件时,我收到以下错误:提取端口时出错,请检查语法的.vhd-Altera-Intel社区-FPGA CPLD-ChipDebug